＜Dx製品開発Egチーム＞【横浜】半導体ロジック回路設計・検証

仕事内容

＜DX製品開発EGチーム＞
弊社、製品開発エンジニアチームは、主に開発・設計や要素開発を中心に行っています。

車載デバイス向けの半導体チップ開発プロジェクトに参画します。
仕様検討からRTL設計、EDAツールを用いたシミュレーション、さらには実機を用いた評価まで、半導体設計の上流から下流まで一貫したプロセスに関わることが可能です。

【業務内容】
初期は、RTL検証業務を通じてデバイスの構成や検証環境を理解することからスタートします。
習熟度に合わせて、徐々にロジック実装の仕様検討や、Verilog HDLを用いたRTL記述、タイミング解析などの設計工程へと領域を広げていただきます。自身の設計した回路が実際に製品として動作する手応えを感じられる環境です。

【具体的な業務内容】
■イメージセンサ・車載向けLSIのロジック設計
■Verilog HDLによるRTL記述
■Xcelium等を用いたフロントエンド検証
■FPGA等を用いた実機評価・デバッグ
■各種設計ドキュメントの作成

※日本語コミュニケーションおよび、日本語書類の業務のため、日本語N2以上の日本語能力が必要です。

【変更の範囲】
会社が定める業務

115187

応募資格・条件

学歴不問 / 経験者のみ募集
【必須条件】
■RTL設計（Verilog HDL）の実務経験
■EDA検証（Xcelium, SpyGlassなど）の経験
■Linux CLIコマンドの操作スキル
■Microsoft Office（Excel, Word, PowerPoint, Outlook）の基本操作

【歓迎条件】
■FPGA実装経験（AMD, Altera）
■SystemVerilogアサーション（SVA）の経験
■バージョン管理ツール（Subversion, git）の使用経験
■実機評価経験（オシロスコープ等）
■スクリプト言語（Perl, Python, VBA）のスキル

募集人数・募集背景

勤務地

神奈川県横浜市西区
【変更の範囲】
会社が定める就業場所
※在宅やプロジェクト先へ出張頻度が高い業務が発生する可能性があります。

アクセス

本社へのアクセス
都営地下鉄三田線 内幸町駅 A6出口地下通路直結 徒歩1分  
東京メトロ 丸ノ内線 日比谷線 千代田線 霞ケ関駅 C4出口地下通路直結 徒歩3分 
東京メトロ銀座線 虎ノ門駅 9番出口より徒歩5分  新橋駅 日比谷口（SL広場）より徒歩10分

勤務時間

09:00～18:00
実働時間：8時間/日
プロジェクトの状況や職位により変更する可能性があります。

給与

月給 300,000円 ～ 600,000円 （※想定年収 3,600,000円 ～ 8,000,000円）
※超過分の残業手当は別途支給いたします。
※経験・能力を考慮し決定いたします。

■交通費(月3万円まで)
※職位、グレード、評価制度の選択や希望により、賞与ありも選択可能です。

【試用期間】試用期間あり
試用期間の長さ：6ヶ月
雇用形態、給与は本採用時と同じです。

休日休暇

完全週休2日制
※社内業務をご担当者は、カレンダーに準ずる
※担当プロジェクトによって出社日の変更有。

<年間休日123日>
■完全週休2日制(土・日)
■祝日
■GW休日
■夏季休暇
■年末年始休日
■有給休暇(10日~勤続年数に応じて最大20日)
■長期・連続休暇(5日以上の連続休暇も取得可能)
■産前・産後休暇 ★男性、女性ともに取得実績あり
■育児休暇 ★男性、女性ともに取得実績あり

福利厚生

■各種社会保険完備(雇用・労災・健康・厚生年金)
■確定拠出年金(401K)
■定期フォローアップ面談
■定期健康診断
■インフルエンザ予防接種
■各種社員交流イベント
■社内部活動制度
■服装自由
■副業OK
■出産・育児支援
■オフィス内禁煙・分煙
■20代の管理職登用実績あり
■女性管理職登用実績あり
■資格取得支援制度

選考プロセス

STEP1

書類選考

STEP2

1次面接：人事担当・プロジェクトマネージャー

STEP3

最終面接：事業部長

■応募から内定まで2週間以内も可能です。
■状況に応じて、面談を実施する場合がございます。
■入社日はご希望を考慮して決定いたします。
■面接は、基本Webにて行ないます。

写真